技術領域

本申請涉及可調體偏置電路及方法。

背景技術

高性能和低功率設計方案經常性的競爭目的可以要求復雜的體系結構以及對于電路設計的電路優化。功率和性能折衷可能要求不同的設計選擇。半導體電路的體偏置(body?biasing，縮寫為“BB”)促進了調節功能，其可以改善諸如速度、功耗或者泄露之類的電路參數。BB也可以通過在已經制造了集成芯片(IC)之后進行調節來補償工藝相關的性能分散。

存在依賴于所施加偏置的對于體偏置的折衷。正向體偏置(FBB)通常將增加數字電路的性能，以增加泄露為代價。FBB由于改進的短溝道效應可以擴展體CMOS(互補金屬氧化物半導體)的尺度限制。反向體偏置(RBB)通常將減小泄露功率，以低電路速度為代價。RBB對于給定性能代價比非最小溝道長度晶體管提供了更高的泄露補償，提供了減小的VDD或者在70nm?CMOS中的堆疊效應。

盡管在現代體CMOS技術中BB可以是用于實現更好的設計規范和增加的電路魯棒性的有吸引力的硅調節技術，但復雜的集成電路可以包括多個不同的電路部分，每一個部分具有不同的調節要求。此外，電路的所需性能特性可以在電路的使用期間改變。

發明內容

本公開的各種示例實施例涉及體偏置方案并且涉及解決包括這里討論的在內的各種挑戰。

根據本公開的示例實施例，兩個體偏置島(BBI)是根據第一模式進行偏置的體，每一個體偏置島均包含至少一個相應的阱。然后改變體偏置以適應第二模式。可以從體偏置電壓源(例如，正向電壓源、反向電壓源或者額定電壓源)提供體偏置，并且在至少一種模式中，可以在兩個阱之間共享電壓源。

本公開的實施例涉及一種電路設備，所述電路設備包括第一體偏置島，所述第一體偏置島配置用于允許向至少一個阱施加體偏置。第二體偏置島配置用于向至少第二阱提供體偏置。體偏置開關電路配置和設置用于響應于偏置模式輸入按照不同的模式工作。所述不同的模式包括控制與第一阱和第二阱相連的開關。第一模式將第一阱和第二阱兩者都設置為第一偏置條件，所述第一偏置條件針對第一阱和第二阱的每一個包括反向體偏置、額定體偏置和正向體偏置之一。第二模式將第一阱和第二阱設置為第二偏置條件，所述第二偏置條件針對第一阱包括反向體偏置、額定體偏置和正向體偏置的不同之一。

根據本公開的其他實施例，一種方法包括：響應于偏置模式輸入，通過控制體偏置開關電路的開關將第一體偏置島的第一阱和第二體偏置島的第二阱設置為第一偏置模式。使用反向體偏置、額定體偏置和正向體偏置之一對第一阱進行偏置。使用反向體偏置、額定體偏置和正向體偏置之一對第二阱進行偏置。響應于偏置模式輸入，通過控制體偏置開關電路的開關將第一體偏置島的第一阱和第二體偏置島的第二阱設置為第二偏置模式。第二偏置模式包括使用反向體偏置、額定體偏置和正向體偏置的另一個改變第一阱的體偏置并且控制第二阱的體偏置。

本公開的各種實施例涉及體偏置開關電路，所述體偏置開關電路配置和設置用于響應于偏置模式輸入來按照不同模式工作。所述不同模式包括控制與第一體偏置島中的第一阱相連以及與第二偏置島中的第二阱相連的開關。第一模式將第一阱和第二阱的每一個設置為第一偏置條件，所述第一偏置條件包括針對第一阱和第二阱的每一個的反向體偏置、額定體偏置和正向體偏置之一。第二模式將第一阱和第二阱的每一個設置為第二偏置條件，所述第二偏置條件包括針對第一阱的反向體偏置、額定體偏置和正向體偏置的不同一個。

以上討論并非意圖描述本公開的每一個實施例或者每一種實現。附圖和以下描述也例證了各種實施例。

附圖說明

考慮結合附圖的以下詳細描述，可以更加全面地理解各種示例實施例，其中：

圖1描述了根據本公開實施例的包括兩個體偏置島(BBI)和BBI開關的系統圖；

圖2描述了根據本公開實施例的用于向多個BBI提供多個偏置電壓的系統圖；

圖3描述了根據本公開實施例的示出了多個BBI的BB可縮放性(scalability)的系統圖；

圖4描述了根據本公開實施例的BBI開關的電路部件；以及

圖5描述了根據本公開實施例的額定(nominal)體偏置(NBB)開關的電路部件。

具體實施方式

盡管本公開可以修改為各種改進和替代形式，在附圖中作為示例示出了其細節并且將進行詳細描述。然而應該理解的是本發明并未將本公開局限于所述的具體實施例。相反，本公開意圖覆蓋落在本公開范圍內的所有修改、等價和替代，包括在權利要求中限定的方面。