1.一種OLED實時顯示驅動控制系統，用于驅動OLED顯示模塊實現實時顯示，其包括視頻解碼模塊、視頻處理器、視頻存儲器，視頻信號由所述的視頻解碼模塊的輸入端輸入，所述的視頻解碼模塊的輸出端與所述的視頻處理器相連接，所述的視頻存儲器與所述的視頻處理器相連接，所述的視頻處理器的輸出端與所述的OLED顯示模塊相連接，其特征在于：所述的視頻處理器采用FPGA，所述的視頻存儲器采用SRAM。

2.根據權利要求1所述的OLED實時顯示驅動控制系統，其特征在于：所述的視頻存儲器包括兩個視頻存儲模塊，所述的視頻存儲模塊分別與所述的視頻處理器相連接。

3.一種權利要求1所述的OLED實時顯示驅動控制系統的控制方法，其特征在于：其包括

（1）視頻解碼模塊初始化：當所述的OLED實時顯示驅動控制系統啟動時，所述的視頻處理器對所述的視頻解碼模塊內的各個寄存器進行初始化配置；

（2）視頻采集：當所述的視頻解碼模塊初始化配置成功后，若所述的視頻解碼模塊在其輸入端檢測到視頻信號，則所述的視頻解碼模塊將所述的視頻信號進行解碼處理后向所述的視頻處理器輸出數字信號及若干個同步參考信號，所述的視頻處理器采集所述的數字信號中每幀圖像的圖像信息；

所述的同步參考信號包括奇偶場標志信號、場同步參考信號、行同步參考信號、像素時鐘；設定所述的視頻解碼模塊輸入至所述的視頻處理器的數字信號中，每幀圖像的分辨率為m×n；在采集一幀圖像的圖像信息時，所述的奇偶場標志信號的高電平區間和低電平區間分別對應一幀圖像的奇數場和偶數場，在所述的奇數場或所述的偶數場中，當所述的場同步參考信號為高電平時，所述的視頻處理器采集所述的奇數場或所述的偶數場中的m/2個像素行、每個像素行中n個有效像素的圖像數據；每個所述的場同步參考信號的高電平的有效區間中，所述的行同步參考信號具有m/2個高電平的有效區間，且每個所述的行同步參考信號的高電平的有效區間中，包含n個所述的像素時鐘，在每個所述的像素時鐘的上升沿，所述的視頻處理器采集每個有效像素的圖像數據；

（3）視頻存儲：所述的視頻處理器將其采集到的圖像信息以幀為單位寫入所述的視頻存儲器中；寫入所述的視頻存儲器的每幀圖像的分辨率為a×b（a≤m，b≤n）；

將所述的視頻存儲器中的存儲空間分為至少a個存儲組，每個所述的存儲組中包含至少b個存儲單元；當所述的視頻存儲器的寫使能信號有效時，每幀圖像中的有效像素的圖像數據寫入所述的視頻存儲器的存儲單元中，當所述的視頻存儲器的寫使能信號無效時，所述的視頻處理器準備下一即將寫入的有效像素的圖像數據及其在所述的視頻存儲器中所對應的存儲單元的地址；

所述的地址包括定位存儲單元所在的存儲組的組地址、定位存儲單元在其所在的存儲組中位置的單元地址；所述的組地址包括由有效行計數器產生的高位地址及由所述的奇偶場標志信號經反相器產生的低位地址，在所述的場同步參考信號的有效區間中，所述的有效行計數器在所述的行同步參考信號的上升沿開始計數，并在計滿a/2個數后清零；所述的單元地址由有效像素計數器產生，在所述的行同步參考信號的有效區間中，所述的有效像素計數器在所述的像素時鐘的上升沿開始計數，并在計滿b個數后清零；

（4）視頻顯示：在對所述的OLED顯示模塊內部的驅動芯片進行配置后，所述的視頻處理器讀取所述的視頻存儲器中的圖像信息并輸出給所述的OLED顯示模塊進行動態顯示。

4.根據權利要求3所述的OLED實時顯示驅動控制系統的控制方法，其特征在于：所述的視頻解碼模塊初始化過程中，所述的視頻處理器通過IIC總線對所述的視頻解碼模塊內的寄存器進行初始化配置；對每個所述的寄存器進行初始化配置時，所述的視頻處理器首先發送起始信號后發送所述的視頻解碼模塊的地址，所述的視頻解碼模塊檢測到所述的視頻處理器所發送的地址與其自身的地址相同時，所述的視頻解碼模塊發送第一應答信號，所述的視頻處理器接收到所述的第一應答信號后傳送需要訪問的寄存器的地址，所述的視頻解碼模塊接收到所述的寄存器的地址后發送第二應答信號，所述的視頻處理器接收到所述的第二應答信號后傳送需要寫入到所述的寄存器的數據，所述的視頻解碼模塊接收所述的數據后傳送第三應答信號，所述的視頻處理器接收到所述的第三應答器后發送停止位結束數據傳輸。