相關(guān)申請的交叉引用

本申請要求2011年8月26日向韓國知識產(chǎn)權(quán)局提交的韓國專利申請No.10-2011-0085677的優(yōu)先權(quán)，其全部內(nèi)容通過引用合并于此。

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體裝置，更具體而言涉及一種3D(三維)半導(dǎo)體裝置及其數(shù)據(jù)傳輸方法。

背景技術(shù)

為了改善半導(dǎo)體裝置的集成度，已開發(fā)出3D(三維)半導(dǎo)體裝置。3D半導(dǎo)體裝置通常包括被層疊并封裝的多個芯片以增加集成度。在3D半導(dǎo)體裝置中，因?yàn)榇怪睂盈B兩個或更多個芯片，故可以在相同的面積內(nèi)實(shí)現(xiàn)最大的集成度。

可以用各種方法來實(shí)現(xiàn)3D半導(dǎo)體裝置。在其中一種方法中，可以層疊具有相同結(jié)構(gòu)的多個芯片，然后利用諸如金屬線的導(dǎo)線將所述多個芯片彼此連接，使得所述多個芯片如同一個半導(dǎo)體裝置操作。

近年來，本領(lǐng)域已公開一種TSV(穿通硅通孔，through-silicon?via)式半導(dǎo)體裝置，其中，穿通硅通孔被形成為貫穿多個層疊的芯片，使得所有芯片彼此電連接。在TSV式半導(dǎo)體裝置中，因?yàn)榇┩ü柰状怪钡刎灤└鱾€芯片以將各個芯片彼此電連接，所以相比于經(jīng)由外圍引線將各個芯片彼此連接的半導(dǎo)體裝置而言，可以有效地減小封裝的面積。

構(gòu)成3D半導(dǎo)體裝置的多個芯片通常通過分成多個物理存儲列(physical?rank)或邏輯存儲列(logical?rank)來進(jìn)行操作。也就是說，進(jìn)行配置使得響應(yīng)于芯片選擇命令或地址而選中的存儲列來執(zhí)行數(shù)據(jù)讀取或?qū)懭氩僮鳌Ｋ龆鄠€存儲列每個都共享數(shù)據(jù)輸入/輸出線和數(shù)據(jù)焊盤。數(shù)據(jù)輸入/輸出線經(jīng)由貫穿所述多個芯片的穿通硅通孔而彼此連接，并經(jīng)由與設(shè)置在主芯片中的共享數(shù)據(jù)焊盤連接的共享通道而與外部控制器通信。

在典型的半導(dǎo)體裝置中，因?yàn)閿?shù)據(jù)輸入線和數(shù)據(jù)輸出線是共同使用的，所以利用預(yù)定時間間隔來執(zhí)行讀取和寫入操作以避免沖突。在上述3D半導(dǎo)體裝置的情況中，因?yàn)槲锢泶鎯α谢蜻壿嫶鎯α锌梢元?dú)立執(zhí)行讀取和寫入操作，所以可以利用在讀取或?qū)懭氩僮髦皝肀还潭ǖ念A(yù)定時間間隔來執(zhí)行讀取和寫入操作。由于針對同一個存儲列的連續(xù)讀取和寫入操作是以預(yù)定時間間隔來執(zhí)行的，所以不會產(chǎn)生問題。然而，當(dāng)在對第二存儲列執(zhí)行讀取或?qū)懭氩僮髦罅⒓磳Φ谝淮鎯α袌?zhí)行讀取或?qū)懭氩僮鲿r，則有可能發(fā)生數(shù)據(jù)沖突。特別是，在對第一存儲列執(zhí)行寫入操作之后立即對第二存儲列執(zhí)行讀取操作的情況下，數(shù)據(jù)沖突的機(jī)率增加。

發(fā)明內(nèi)容

本文說明一種具有輔助數(shù)據(jù)線并且可以在連續(xù)的寫入和讀取操作中防止數(shù)據(jù)沖突的半導(dǎo)體裝置及其數(shù)據(jù)傳輸方法。

在本發(fā)明的一個實(shí)施例中，提供了一種半導(dǎo)體裝置，所述半導(dǎo)體裝置包括：正常數(shù)據(jù)線，所述正常數(shù)據(jù)線與數(shù)據(jù)線選擇單元連接；輔助數(shù)據(jù)線，所述輔助數(shù)據(jù)線與所述數(shù)據(jù)線選擇單元連接；以及所述數(shù)據(jù)線選擇單元，所述數(shù)據(jù)線選擇單元被配置為響應(yīng)于命令信號而將數(shù)據(jù)輸出至所述正常數(shù)據(jù)線和所述輔助數(shù)據(jù)線之一。

在本發(fā)明的另一個實(shí)施例中，提供了一種包括相互層疊的多個芯片的半導(dǎo)體存儲裝置包括：正常數(shù)據(jù)線，所述正常數(shù)據(jù)線由所述多個芯片共享以用于傳送數(shù)據(jù)；輔助數(shù)據(jù)線，所述輔助數(shù)據(jù)線由所述多個芯片共享以用于傳送數(shù)據(jù)；以及數(shù)據(jù)線選擇單元，所述數(shù)據(jù)線選擇單元被設(shè)置在各個芯片中，且被配置為響應(yīng)于命令信號而將數(shù)據(jù)輸出至所述正常數(shù)據(jù)線和所述輔助數(shù)據(jù)線之一。

在本發(fā)明的另一個實(shí)施例中，提供了一種半導(dǎo)體裝置的數(shù)據(jù)傳輸方法，所述半導(dǎo)體裝置包括共享正常數(shù)據(jù)線和輔助數(shù)據(jù)線的第一芯片和第二芯片，所述方法包括以下步驟：響應(yīng)于第一芯片的寫入命令而經(jīng)由所述正常數(shù)據(jù)線將寫入數(shù)據(jù)傳送至所述第一芯片；判斷所述第二芯片的讀取命令是否是在所述第一芯片的寫入命令輸入后在預(yù)定時間內(nèi)輸入的；以及根據(jù)判斷結(jié)果而將讀取數(shù)據(jù)輸出至所述正常數(shù)據(jù)線和所述輔助數(shù)據(jù)線之一。

在本發(fā)明的另一個實(shí)施例中，一種半導(dǎo)體裝置的數(shù)據(jù)傳輸方法，所述半導(dǎo)體裝置包括多個芯片，所述多個芯片通過被分成多個存儲列來進(jìn)行操作，所述多個存儲列至少包括第一存儲列和第二存儲列，并且所述多個芯片共享正常數(shù)據(jù)線和輔助數(shù)據(jù)線，所述方法包括以下步驟：響應(yīng)于一個存儲列的寫入命令而經(jīng)由所述正常數(shù)據(jù)線將寫入數(shù)據(jù)傳送至所述一個存儲列；判斷所述另一個存儲列的讀取命令是否是在所述一個存儲列的寫入命令輸入后在預(yù)定時間內(nèi)輸入；以及根據(jù)判斷結(jié)果將所述另一個存儲列的讀取數(shù)據(jù)輸出至所述正常數(shù)據(jù)線和所述輔助數(shù)據(jù)線之一。

附圖說明

結(jié)合附圖對本發(fā)明的特征、方面和實(shí)施例進(jìn)行描述，其中：