技術領域

本發明是有關于一種內建自測試(built-in?self-test，BIST)電路，且特別是有關于一種運用于高速輸出入端上的內建自測試電路。

背景技術

近幾年來，存儲器的傳輸速度越來越快，而雙倍數據率(DDR)的存儲器輸出入端的速度已經到達GHz的等級了。同理，存儲器控制器的輸出入端也必需達到GHz的等級才能與DDR存儲器相互搭配。

請參照圖1，其所繪示為已知存儲器控制器中輸出入端及其相關電路示意圖。存儲器控制器100包括一核心電路110與一輸出入端150。核心電路110包括：一控制單元160、一N至1輸出信號并串轉換器(parallel?to?serial?converter)120、一N至1致能信號并串轉換器130。輸出入端150包括：一輸出驅動單元(output?driver)154、輸出入墊(IO?pad)156、與一輸入驅動單元(input?driver)152。

由于核心電路110中控制單元160的操作速度會低于輸出入端150的速度。因此，必須先將控制單元160的并行輸出信號Out_P轉換為串行輸出信號Out_S并提高數據速度后，傳遞至輸出入端156；同時，控制單元160也必須先將并行致能信號En_P轉換為串行致能信號En_S并提高數據速度后，傳遞至輸出入端156。

N至1輸出信號并串轉換器120與N至1致能信號并串轉換器130為結構完全相同的電路。N至1輸出信號并串轉換器120接收時鐘脈沖信號CLK與N位元的并行輸出信號Out_P，并于一時鐘脈沖周期中輸出N位元串行輸出信號Out_S。同理，N至1致能信號并串轉換器130接收時鐘脈沖信號CLK與N位元的并行致能信號En_P，并于一時鐘脈沖周期中輸出N位元串行致能信號En_S，N可為4、8或者其他數目。

輸出入端150的輸出驅動單元154具有一輸入端與一致能端EN以接收串行輸出信號Out_S與串行致能信號En_S，并根據串行致能信號En_S的狀態將串行輸出信號Out_S傳送至輸出入墊156。輸入驅動單元152輸入端連接輸出入墊156以將串行輸出信號Out_S再傳遞至存儲器控制器100內部。

當串行致能信號En_S為高電位時，輸出入墊156會呈現第三態(tri-state)；當串行致能信號En_S為低電位時，輸出入墊156可輸出串行輸出信號Out_S。串行輸出信號Out_S可為存儲器控制器100的數據信號、指令信號或者地址信號。

輸出入端150為雙向的輸出入端，可產生輸出信號或者接收輸入信號。當圖1中的輸出入端150缺少輸入驅動器152時，則成為單向的輸出入端，亦即僅能產生輸出信號。

已知技術中，當IC電路制作完成后，必須利用測試機臺對IC電路進行測試。一般來說，IC電路制造商會提供測試圖騰(test?pattern)至測試機臺，測試機臺將測試圖騰輸入IC電路，并由IC電路輸出入端的輸出信號來得知IC電路的制造是否有瑕疵。當IC電路可以通過測試時，IC電路即可出貨至下游廠商；反之，IC電路無法通過測試時，IC電路無法出貨。

為了要能夠測試輸出入端速度為GHz等級的IC電路，例如存儲器控制器，測試機臺的速度也要提升至GHz等級。然而，現今普遍的測試機臺其操作速度約在100MHz。這樣的速度無法針對IC電路的高速效能進行完整的測試。

發明內容

本發明的目的是提出一種運用于高速輸出入端上的內建自測試電路，利用內建自測試電路將測試結果利用慢速穩定的邏輯信號產生于輸出入端，使得測試機臺可讀取邏輯信號，并得知測試結果。

本發明提出一種存儲器控制器內的內建自測試電路，存儲器控制器包括核心電路與輸出入端，核心電路輸出重置信號、串行輸出信號與串行致能信號，輸出入端包括輸出驅動單元。內建自測試電路包括：一檢測單元，具有一第一輸入端接收串行輸出信號，一第二輸入端接收串行致能信號，與一輸出端產生一檢測信號；一旗標單元，接收檢測信號，并產生一旗標信號；以及一選擇單元，接收串行輸出信號、串行致能信號、與旗標信號。當重置信號于第一電位時，選擇單元將串行輸出信號與串行致能信號傳遞至輸出驅動單元的輸入端與致能端；當重置信號于第二電位時，串行輸出信號與串行致能信號之間具有預定關系，且于預定關系不成立時，檢測單元設定旗標單元中的旗標信號，使得選擇單元將旗標信號號傳遞至輸出驅動單元的輸入端與該致能端。