1.一種用于計算輸入的第一三角函數的電路，所述電路包括：

用于將所述輸入與另一個值關聯以生成中間值的電路；

用于選擇所述輸入和所述中間值中的一個作為三角輸入值的電路；

用于確定用于所述三角輸入值的多個三角函數各自的初始值的電路；以及

用于至少部分地基于三角恒等式，從所述多個三角函數各自的初始值得出所述第一三角函數的最終值的電路。

2.根據權利要求1所述的電路，其中：

所述用于確定多個三角函數各自的初始值的電路確定正弦值和余弦值；并且

所述用于得出最終值的電路當所述輸入處于第一范圍中時選擇所述多個三角函數中的一個三角函數的所述初始值，并且當所述輸入處于第二范圍中時選擇所述多個三角函數中的另一個三角函數的所述初始值。

3.根據權利要求2所述的電路，其中，所述用于確定的電路包括CORDIC電路。

4.根據權利要求2所述的電路，其中：

所述另一個值是π/2；

所述用于關聯的電路從π/2減去所述輸入以生成所述中間值；

所述第一范圍包括最大等于π/4的值；并且

所述第二范圍包括最小等于π/4的值。

5.根據權利要求2所述的電路，其中：

所述另一值是π/4；

所述中間值包括第一中間值和第二中間值；

所述用于關聯的電路從π/4減去所述輸入以生成所述第一中間值，并且從所述輸入減去π/4以生成所述第二中間值；

所述第一范圍包括最大等于π/8的值；

所述第二范圍包括最小等于3π/8和最大等于π/2的值；并且

所述用于得出最終值的電路選擇性地組合所述第一中間值和所述第二中間值的正弦和余弦。

6.根據權利要求1所述的電路，其中：

所述用于確定多個三角函數各自的初始值的電路確定正弦值和余弦值；并且

所述用于得出最終值的電路當所述輸入處于第一范圍中時以第一組合方式組合所述多個三角函數中的每個三角函數的所述初始值，并且當所述輸入處于第二范圍中時以第二組合方式組合所述多個三角函數中的每個三角函數的所述初始值。

7.根據權利要求6所述的電路，其中，所述第一組合方式和所述第二組合方式從由以下各項構成的組中選擇：和、差、乘積、乘積之和、乘積之差以及它們的組合。

8.根據權利要求7所述的電路，其中：

所述用于得出的電路被配置在可編程集成電路設備的專用處理塊中；并且

所述專用處理塊包括多個乘法器和至少一個加法器。

9.一種用于將可編程集成電路設備配置成為用于計算輸入的第一三角函數的電路的方法，所述方法包括：

將所述可編程集成電路設備的邏輯配置成為用于將所述輸入與另一值關聯以生成中間值的電路；

將所述可編程集成電路設備的邏輯配置成為用于選擇所述輸入和所述中間值中的一個作為三角輸入值的電路；

將所述可編程集成電路設備的邏輯配置成為用于確定用于所述三角輸入值的多個三角函數各自的初始值的電路；以及

將所述可編程集成電路設備的邏輯配置成為用于至少部分地基于三角恒等式，從所述多個三角函數各自的初始值得出所述第一三角函數的最終值的電路。

10.根據權利要求9所述的方法，其中：

將所述可編程集成電路設備的邏輯配置成為用于確定多個三角函數各自的初始值的電路包括：配置所述可編程集成電路設備的邏輯以確定正弦值和余弦值；以及

所述將所述可編程集成電路設備的邏輯配置成為用于至少部分地基于三角恒等式，從所述多個三角函數的所述各自的初始值得出所述第一三角函數的最終值的電路包括：配置所述可編程集成電路設備的邏輯以當所述輸入處于第一范圍中時，選擇所述多個三角函數中的一個三角函數的所述初始值，并且當所述輸入處于第二范圍中時，選擇所述多個三角函數中的另一個三角函數的所述初始值。

11.根據權利要求10所述的方法，其中，所述將所述可編程集成電路設備的邏輯配置成為用于確定的電路包括：將所述可編程集成電路設備的邏輯配置成為CORDIC電路。