技術(shù)領(lǐng)域

本發(fā)明涉及一種磁隧穿結(jié)器件及其制造方法。

背景描述

MRAM(Magnetic?Random?Access?Memory)是一種非易失性的磁性隨機(jī)存儲器。它擁有靜態(tài)隨機(jī)存儲器(SRAM)的高速讀取寫入能力，以及動態(tài)隨機(jī)存儲器(DRAM)的高集成度，而且基本上可以無限次地重復(fù)寫入。這樣的器件在最近得到了廣泛的關(guān)注。

近來的MRAM基于磁隧穿結(jié)(Magnetic?Tunnel?Junction，MTJ)結(jié)構(gòu)以及其電子自旋極化隧穿效應(yīng)來實(shí)現(xiàn)其存儲功能。故此，對磁隧穿結(jié)的研究引起了人們極大的關(guān)注。此外，磁隧穿結(jié)在傳感器應(yīng)用方面也有重要的價值。

附圖1-5示出了現(xiàn)有的MTJ技術(shù)。圖1所示的結(jié)構(gòu)包括位于下層的完成的半導(dǎo)體器件103(此處僅示例性地示出其一部分)，位于完成的半導(dǎo)體器件103上的第一電介質(zhì)層100，嵌入在第一電介質(zhì)層100中與完成的半導(dǎo)體器件103接觸的鎢插塞101，以及位于第一電介質(zhì)層100上的第二電介質(zhì)層102。圖2示出了在第二電介質(zhì)層102中形成開口，并在開口中形成MTJ?104。如圖2所示，104包括頂部電極1041、人工合成的第一反鐵磁材料層(SAF)1042、隧穿絕緣層1043、人工合成的第二反鐵磁材料層(SAF)1044、反鐵磁釘扎層1045、底部電極1046。第一SAF?1042包括第一自由子層(鐵磁材料)、Ru層和第二自由子層(鐵磁材料)。由于第一SAF?1042包括了這樣的三層結(jié)構(gòu)，故此磁力線將如圖所示地在該三層結(jié)構(gòu)中循環(huán)，減少了磁力線的泄露。第二SAF?1044同樣也具備了類似的三層結(jié)構(gòu)。值得注意的是，盡管在附圖2中顯示了第二SAF?1044被位于其之下的反鐵磁釘扎層1045所釘扎，然而，在某些實(shí)際應(yīng)用中，也可以不釘扎第二SAF?1044，因此可以略去反鐵磁釘扎層1045。此外，盡管附圖中示出了以相同方向循環(huán)的磁力線，然而，這僅僅是示例性的，人工合成的第一反鐵磁材料層(SAF)1042中的磁力線循環(huán)的方向也可以反轉(zhuǎn)以代表存儲1或0。

圖2示出了優(yōu)化的MTJ結(jié)構(gòu)。在圖2之后，利用掩模對MTJ?104進(jìn)行圖案化。例如，蝕刻MTJ?104，僅保留其位于接觸101上的一部分，如圖3所示。在傳統(tǒng)MTJ工藝中，采用FIB或等離子蝕刻法等蝕刻方法以降低成本，并且期望得到最小化的MTJ圖案。隨后，如圖4所示，沉積電介質(zhì)層105，并進(jìn)行平坦化，填充開口。最后，在開口中為MTJ?104形成電接觸，例如鎢插塞，并在第二電介質(zhì)層102上布置金屬層106。

在現(xiàn)有技術(shù)中，為了增強(qiáng)鐵磁材料(鐵Fe、鈷Co、鎳Ni)的磁性，在各種鐵磁材料中都添加了Fe的成分以增強(qiáng)磁性，這在本領(lǐng)域中是眾所周知的。通常鐵磁材料中將包含80％左右的Co、19％左右的Ni，以及1％左右的Fe。Fe的添加對于鐵磁材料的磁性來說是至關(guān)重要的。不同的廠商將提供不同的鐵磁材料的配方，然而，為了增強(qiáng)磁性，無一例外地都包含F(xiàn)e成分。

然而，從與CMOS工藝的兼容性的方面來考慮，金屬Fe是與CMOS工藝不兼容的，而鎳和鈷都是CMOS工藝中經(jīng)常用到的材料。由于與CMOS工藝不兼容的Fe的緣故，MTJ不能共用CMOS的生產(chǎn)線制造，而需要另外添加專用設(shè)備。例如，在沉積多層MTJ結(jié)構(gòu)時，需要引入額外的專用設(shè)備來形成包括Fe的MTJ多層結(jié)構(gòu)；而在隨后的步驟中，蝕刻該包含F(xiàn)e的多層金屬的MTJ結(jié)構(gòu)也需要使用專用的蝕刻設(shè)備。

此外，為了增強(qiáng)磁性，使用了三層的人工合成的反鐵磁材料層，以使得磁力線能夠在第一子層和第二子層之間循環(huán)，由此防止磁力線泄露。然而，使用三層結(jié)構(gòu)將導(dǎo)致器件的尺寸增大，這對于日益減小的半導(dǎo)體器件是不利的。

另一方面，在本領(lǐng)域中公知的是，隧穿絕緣層1043的厚度大約只有1-2納米。當(dāng)如圖3中進(jìn)行蝕刻時，蝕刻步驟將暴露隧穿絕緣層1043，并且隧穿絕緣層1043的邊緣將被蝕刻工藝所破壞。這對于存儲器的MTJ來說是相當(dāng)不利的。被破壞的隧穿絕緣層1043將帶來相當(dāng)高的漏電流和存儲數(shù)據(jù)的錯誤率。故此，在現(xiàn)有技術(shù)中，以蝕刻工藝為基礎(chǔ)的MTJ的良率很低，且需要引入專用的設(shè)備和付出高昂的代價。

上述這些都增加了制造MTJ的成本。

另一方面，CMOS技術(shù)在實(shí)踐中已經(jīng)具有了較為成熟的生產(chǎn)線。因此，希望考慮使用CMOS工藝來制造MTJ。