技術領域

本發明涉及微處理器中提高TLB利用效率的技術領域，尤其涉及一種使用 過濾機制提高TLB利用效率的方法。

背景技術

由于虛擬存儲器技術不僅可以把存儲器分塊并分配給不同進程使用，自動 管理存儲器層次結構，而且簡化了程序的加載過程，因此現在的所有微處理器 都采用虛擬存儲器技術。在虛擬存儲器系統中，不管是采用分段方法還是分頁 方法，或者兩者結合的方法，處理器都生成虛擬地址，然后通過硬件、軟件進 行一系列的轉換，就可以獲得實際訪問的物理地址。這個過程稱為存儲器映射 或者地址變換。微處理器使用內存管理單元(Memory?Management?Unit，簡稱 MMU)來管理虛擬地址與物理地址的映射過程。頁式和段式都依賴于一個按頁 號或段號索引的數據結構，這個包含物理頁地址的數據結構通常采用頁表的形 式。隨著物理存儲器的容量增大，頁表的容量也越來越大。大容量的頁表通常 要放在內存中，這意味著要從存儲器中訪問一個數據至少需要訪問存儲器兩次， 一次訪存獲得物理地址，另一次訪存獲得數據。利用局部性原理，可以把這些 地址轉換保存在一個專門的Cache中，從而減少需二次訪問存儲器之情形，這 個特殊的地址變換Cache稱為變換旁路緩沖器(Translation?Lookaside?Buffer， 簡稱TLB)。

由于數據單元與指令單元的訪問行為具有很大的差異性，因此在現代計算 機體系結構中，TLB像cache一樣采取了數據單元與指令單元分開的操作方式， 即指令TLB和數據TLB。圖1示出了本領域內已知的一種TLB結構圖。在圖 1中，TLB采用全相聯映射，虛擬地址110為CPU產生的48位虛擬地址，其 中高36位表示虛擬頁號，用于與TLB的每個表項比較。低12位表示頁內偏移。 在圖1中，多路選擇器120為40∶1的多路選擇器，因此該TLB包含40個表項。 表項130是該TLB的40個表項中的一個，表項130包含很多個域，每個域的 長度不同，而且表示了特定的意思，例如V域是1位長度，表示表項130是否 有效。例如，值“1”用于指示表項130有效，而“0”用于指示表項130無效。 應當注意，表項130的標記域長度為36位，用于與虛擬地址110的高36位虛 擬頁號比較，比較結果作為多路選擇器120的控制端輸入；表項130的物理地 址域長度為28位，用于指示物理地址的高28位，作為多路選擇器120的數據 端輸入。

在圖1中，轉換過程從虛擬地址110發送至TLB所有的表項開始，虛擬地 址的高36位虛擬頁號與每個表項的標記域比較，比較結果作為多路選擇器120 的控制端輸入。TLB每個表項的最后28位作為多路選擇器120的數據端輸入， 經過多路選擇器120的選擇物理地址的高28位可以得到，作為物理地址的物理 頁號，而物理地址的低12位頁偏移正是虛擬地址的低12位頁偏移，把頁偏移 與物理頁號拼接組成完整的40位物理地址。也就是說TLB是用48位的虛擬地 址作為檢索，而檢索結果是一個40位的物理地址。如果請求的虛擬地址剛好保 存在TLB中，即虛擬地址110的高36位虛擬頁號與有且僅有一個表項130的 標記域相匹配，那么通過TLB，40位的物理地址很快就能得到，得到的物理地 址可以用于訪問物理內存，這就稱為一次TLB命中。相反，如果請求的物理地 址沒有保存在TLB中，就稱為一次TLB缺失，那么虛擬地址到物理地址的轉 換過程必須要到頁表中進行，根據前面所說，頁表通常比較大，放置在主存中， 因此這是一個繁雜的過程，會引起很大的延時，嚴重影響系統的性能。

由于TLB的缺失會引起極大的延時，因此提高TLB的效率對于系統的性 能具有很大的影響。傳統的一些研究表明TLB操作占據了5-10％的系統運行時 間，而在某些極端情況下，這種比例可以達到40％。由軟件(指OS)管理的 TLB操作有時占據了80％的系統內核運算時間。現有的一些研究試圖降低TLB 的訪問時間和缺失率，從而提高系統的整體性能。其指出了一些TLB特性，像 大小、關聯度以及多級的層次化結構等，對TLB的訪問時間和缺失代價有著非 常重要的影響，但是對于如何提高TLB的利用效率，則鮮有涉及。故，實有必 要進行研究開發，提供一種解決上述缺陷的方案，提高TLB利用效率，從而提 高系統的整體性能。

發明內容