技術(shù)領(lǐng)域

本發(fā)明涉及電子技術(shù)領(lǐng)域，尤其涉及一種可編程邏輯器件(Programmable?Logic?Device，PLD)的升級(jí)方法及系統(tǒng)。

背景技術(shù)

可編程邏輯器件因?yàn)槟軌蛱峁┓秶鷱V泛的多種邏輯能力、特性、速度和電壓特性，因此得到廣泛的應(yīng)用，例如在一個(gè)節(jié)點(diǎn)設(shè)備上可以使用多片可編程邏輯器件。在節(jié)點(diǎn)設(shè)備等使用可編程邏輯器件較多的設(shè)備上，需要對(duì)設(shè)備中的多片可編程控制器件進(jìn)行升級(jí)來(lái)規(guī)避某個(gè)漏洞(BUG)。

在對(duì)設(shè)備中的多片可編程邏輯器件升級(jí)時(shí)，可以進(jìn)行遠(yuǎn)程操作，通過(guò)設(shè)備中的串口、USB口或者以太網(wǎng)口進(jìn)行升級(jí)，具體升級(jí)過(guò)程包括：節(jié)點(diǎn)設(shè)備中的中央處理器(CPU)將對(duì)可編程邏輯器件升級(jí)的邏輯代碼，通過(guò)與CPU連接的串口、USB口或以太網(wǎng)口寫(xiě)入到CPU的內(nèi)存中，之后在CPU的控制下，將該邏輯代碼從內(nèi)存寫(xiě)入到每片可編程邏輯器件中。

由于節(jié)點(diǎn)設(shè)備中包括多片可編程邏輯器件，因此現(xiàn)有技術(shù)在對(duì)節(jié)點(diǎn)設(shè)備中的可編程邏輯器件進(jìn)行升級(jí)時(shí)，未考慮到當(dāng)節(jié)點(diǎn)設(shè)備中包括多片可編程邏輯器件時(shí)，如果對(duì)每片可編程邏輯器件進(jìn)行升級(jí)，并且現(xiàn)有的可編程邏輯器件升級(jí)方法只是針對(duì)非易失性存儲(chǔ)器和SRAM的可編程邏輯器件，沒(méi)有普遍的適用性，或者，在對(duì)可編程邏輯器件進(jìn)行升級(jí)時(shí)，需要額外占用一片可編程邏輯器件，無(wú)法對(duì)第一片可編程邏輯器件進(jìn)行升級(jí)。

發(fā)明內(nèi)容

本發(fā)明提供一種可編程邏輯器件的升級(jí)方法及系統(tǒng)，用以解決現(xiàn)有技術(shù)中可編程邏輯器件的升級(jí)方法適用性差，無(wú)法對(duì)多片可編程邏輯器件進(jìn)行升級(jí)的問(wèn)題。

本發(fā)明提供一種可編程邏輯器件的升級(jí)系統(tǒng)，所述系統(tǒng)包括：中央處理器、多片可編程邏輯器件及與可編程邏輯器件數(shù)量對(duì)應(yīng)的通斷控制電路；

中央處理器打開(kāi)與待升級(jí)的可編程邏輯器件連接的通斷控制電路的使能，并關(guān)閉與其他可編程邏輯器件連接的每個(gè)通斷控制電路的使能；

中央處理器將獲取的升級(jí)文件，加載到待升級(jí)的可編程邏輯器件中，對(duì)該可編程邏輯器件升級(jí)。

本發(fā)明提供一種包括上述系統(tǒng)的可編程邏輯器件的升級(jí)方法，該方法包括：

中央處理器打開(kāi)與待升級(jí)的可編程邏輯器件連接的通斷控制電路的使能，并關(guān)閉與其他可編程邏輯器件連接的每個(gè)通斷控制電路的使能；

將獲取的升級(jí)文件，加載到待升級(jí)的可編程邏輯器件中，對(duì)該可編程邏輯器件升級(jí)。

本發(fā)明提供一種可編程邏輯器件的升級(jí)方法及系統(tǒng)，該系統(tǒng)包括CPU、多片可編程邏輯器件和與可編程邏輯器件數(shù)量對(duì)應(yīng)的通斷控制電路，CPU在對(duì)可編程邏輯器件進(jìn)行升級(jí)時(shí)，打開(kāi)與待升級(jí)的可編程邏輯器件連接的通斷控制電路的使能，并關(guān)閉與其他可編程邏輯器件連接的每個(gè)通斷控制電路的使能；將獲取的升級(jí)文件，加載到待升級(jí)的可編程邏輯器件中，對(duì)該可編程邏輯器件升級(jí)。由于本發(fā)明中通過(guò)控制通斷控制電路的使能，實(shí)現(xiàn)對(duì)對(duì)應(yīng)每片可編程邏輯器件的升級(jí)，并且每次只需驅(qū)動(dòng)一片可編程邏輯器件，無(wú)需考慮驅(qū)動(dòng)能力的限制。

附圖說(shuō)明

此處所說(shuō)明的附圖用來(lái)提供對(duì)本發(fā)明的進(jìn)一步理解，構(gòu)成本發(fā)明的一部分，本發(fā)明的示意性實(shí)施例及其說(shuō)明用于解釋本發(fā)明，并不構(gòu)成對(duì)本發(fā)明的不當(dāng)限定。在附圖中：

圖1為本發(fā)明提供的可編程邏輯器件的升級(jí)系統(tǒng)結(jié)構(gòu)示意圖；

圖2為本發(fā)明提供的電平轉(zhuǎn)換通斷控制電路所在器件74lv8t245的結(jié)構(gòu)示意圖；

圖3為本發(fā)明提供的可編程邏輯器件的升級(jí)過(guò)程示意圖。

具體實(shí)施方式

為了使本發(fā)明所要解決的技術(shù)問(wèn)題、技術(shù)方案及有益效果更加清楚、明白，以下結(jié)合附圖和實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。

為了擴(kuò)大可編程邏輯器件升級(jí)方法的適用性，并且可以實(shí)現(xiàn)對(duì)多片可編程邏輯器件進(jìn)行升級(jí)，本發(fā)明提供了一種可編程邏輯器件的升級(jí)方法及系統(tǒng)。

下面結(jié)合說(shuō)明書(shū)附圖，對(duì)本發(fā)明進(jìn)行詳細(xì)說(shuō)明。

圖1為本發(fā)明提供的可編程邏輯器件的升級(jí)系統(tǒng)結(jié)構(gòu)示意圖，該系統(tǒng)包括：中央處理器11、多片可編程邏輯器件12及與可編程邏輯器件數(shù)量對(duì)應(yīng)的通斷控制電路13。

本發(fā)明中該可編程邏輯器件的升級(jí)系統(tǒng)的拓?fù)浣Y(jié)構(gòu)是總線(xiàn)型，而非傳統(tǒng)的菊花鏈結(jié)構(gòu)。

其中，每片可編程邏輯器件12的TMS(測(cè)試模式選擇)引腳、TCK(測(cè)試時(shí)鐘輸入)引腳和TRST(測(cè)試復(fù)位)引腳掛載在中央處理器11的輸入輸出IO線(xiàn)上，TDI(測(cè)試數(shù)據(jù)輸入)引腳和TDO(測(cè)試數(shù)據(jù)輸出)引腳通過(guò)對(duì)應(yīng)的通斷控制電路13掛載在中央處理器11的IO線(xiàn)上。