技術領域

本發明涉及包括在網絡中互連的至少一個處理器和一個或者多個外圍單元的系統(諸如片上系統SOC)的仿真。?

背景技術

片上系統SOC越來越傾向于向同一集成電路中收集硬件部件(比如異構處理器核芯、專用電路和存儲器)以及在這些部件之間鏈接部件的復雜通信架構(稱為“片上網絡”NOC)。片上網絡通常包括若干點到點數據鏈路，這些數據鏈路鏈接片上系統的硬件部件。?

由于片上系統的復雜性越來越高，所以希望實施允許在不同設計步驟測試系統的設計、建模和仿真工具以便能夠在這些步驟中的每個步驟驗證系統。?

一般而言，開發復雜系統(比如片上系統)從定義以非正式語言編寫的規范這樣的步驟開始。然后有定義或者選擇算法從而使得有可能與規范匹配的步驟。可以使用高級語言(比如Matlab或者C++)來定義算法。定義算法使得有可能轉向定義第一抽象級的模型(稱為“事務級模型”TLM)的步驟，這些模型描述架構并且因此指定在硬件與軟件之間的分布(定義硬件部件和由硬件部件執行的軟件)。事務級模型可以收集功能模型PV(程序員視圖)和定時模型PVT(程序員視圖+定時)。功能模型使得例如有可能對在系統的硬件部件中嵌入的軟件仿真。在功能模型中，在硬件部件之間的數據傳送可以由理想的唯一通信信道(即具有無限制速率)仿真。定時模型使得有可能過早評估對架構的選擇和線程在硬件與軟件之間的分布。系統的硬件部件將考慮的時間約束取決于對輸送的字大小和通信信道速率的選擇。可以使用硬件系統建模語言(比如SystemC)?來定義事務級模型，從而使得有可能通過如下模塊代表硬件部件，這些模塊在模塊之間由連接到通信信道的端口鏈接。硬件和軟件部件的行為由如下軟件模塊描述，這些軟件模塊用編程語言(比如C++)來編寫并且可由仿真器執行。SystemC是Open?SystemC?Initiative(OSCI)開發的標準IEEE?1666-2005的硬件和軟件描述語言主題。因此，系統的所有硬件和軟件部件無論其性質和抽象級如何都可以使用SystemC來建模。?

后繼開發步驟包括添加時鐘概念以創建準確度為BCA(總線周期精確)周期的模型，該模型指定系統在對系統計時的時鐘的每個周期內的行為。然后有用于定義寄存器傳送級RTL的步驟，該RTL然后允許迅速和高效合成集成電路。RTL級使用語言(比如VHDL或者Verilog)來定義每個比特在每個時鐘脈沖的值。RTL級然后使得有可能定義如下邏輯門網絡，這些邏輯門網絡可以由布局和路由工具處理以獲得如下二維結構，該二維結構作為用于為集成電路的制造制作掩模的基礎。?

抽象級TLM、BCA和RTL允許在實施系統并且將它嵌入于集成電路中之前透徹研究系統架構的性能。?

然而，現有仿真工具不允許重置信號的傳播在僅在抽象級RTL仿真的片上系統中被仿真。然而希望能夠分析重置信號在來自抽象級TLM的仿真系統的全部或者部分中的傳播和處理。?

更具體而言，系統在抽象級TLM由疊構(imbricate)部件或者模塊和/或線程建模。模塊之間通過可以由信道互連的端口通信。模塊可以包括一個或者多個構成該模塊的輸入和/或輸出點的端口。端口與一個或者多個包括如下函數聲明(或者在C++術語中為方法)的接口相關聯，該聲明(或者方法)可以由端口或者通過信道鏈接到端口的其它模塊所屬的模塊調用。信道是在模塊之間的通信手段。它們可以對簡單信號以及更復雜的通信手段建模，并且因此包括其它信道或者甚至模塊。信道包括端口接口函數的C++代碼。模塊可以包括方法、線程和其它模塊。方法包括在初始化系統時或者在事?件例如在模塊端口之一上出現時執行的函數。線程描述系統的功能或者行為并且僅在特定事件出現時由仿真器專門激活。線程例如在初始化系統時被起動一次并且包括如下無限循環，該循環具有用于等待事件的一個或者多個指令。如果線程結束，則它不再執行。仿真器包括具體執行通知事件并且激活方法和線程的核芯。?

對重置信號仿真意味著能夠停止線程并且重置方法和線程。仿真器(比如SystemC)現在僅允許重置整個系統，即重新起動整個情形。因此不可能對系統的部分重置仿真。不可能在重置期間測試在更具體抽象級的系統部分或者嵌入于系統的部件中的軟件，這是由于重置要求完全停止仿真。?

發明內容

因此希望能夠至少部分在抽象級TLM對仿真系統中的部分重置信號及其線程進行仿真而不修改仿真器核芯。也希望能夠重置模塊內部的一些線程。也希望能夠對作用于系統不同部分的若干重置信號進行仿真。?