背景技術

降低處理器的能量消耗和功耗在很多情況下正變得日益重要。例如，這種 功率和能量減少可降低消費者的總成本。另外，這種功率和能量減少可增加移 動產品的電池壽命。

處理器可根據各種活動模式狀態操作。這些狀態中的每一種可提供某一水 平的性能(例如，速度)。然而，對于這些狀態，功耗隨著處理器性能而增加。 此外，處理器可在休眠模式下操作。在該模式下，可關閉一個或多個組件以節 省功耗。

處理器性能通常受到諸如存儲器或輸入/輸出(I/O)設備的外部設備或組 件的限制。例如，當處理器等待外部設備時，它或者可進入休眠模式或者保持 活動。更具體地，當預期的延遲較長時(如當等待來自硬盤驅動器的響應時)， 處理器可進入休眠模式。然而，對于短的預期延遲，處理器在等待響應時通常 保持活動模式。

在很多操作情形中，認為大多數的這種等待時間較短。因此，在操作期間， 處理器通常在活動模式下度過其大多數的等待時間。在這些時間中，處理器一 般以低效率功率方式運行。

附圖簡述

圖1示出第一裝置的一個實施例。

圖2示出第二裝置的一個實施例。

圖3示出示例性邏輯流程的一個實施例。

圖4示出性能曲線圖的一個實施例。

圖5示出示例性系統的一個實施例。

詳細描述

各個實施例提供了可動態調節處理器性能的技術。例如，這些技術可標識 處理器效率并可調節處理器的性能(例如，其速度)。這種調節可包括改變處 理器的操作狀態(例如，其P狀態)。例如，在檢測到處理器受到存儲器限制 或等待另一個設備(諸如，圖形卡)時，這些技術可調節處理器的操作以使得 它較慢地運行。結果，節省了能量。相反，在檢測到處理器不再受到這些限制 的約束時，可重新向處理器投入所節省的能量以通過以較高的頻率運行來提供 增強的性能(例如，更快的操作)。對處理器操作的這些調節可涉及各種技術。 示例性技術包括切換處理器的時鐘信號，和/或在有或沒有電壓變化的情況下改 變處理器的操作頻率。

在各個實施例中，這種技術可在處理器內實現。然而，在其它實施例中， 實現可涉及外部軟件和/或外部硬件。

各個實施例可包括一個或多個元件。元件可包括被安排為執行特定操作的 任何結構。每個元件可被實現為給定的一組設計參數或性能限制所需要的硬 件、軟件或其任意組合。盡管可利用按特定配置的具體元件作為示例描述實施 例，但各實施例可包括替換配置的元件的其它組合。

值得注意的是，對“一個實施例”或“實施例”的引用意味著結合實施例 描述的具體特征、結構或特性被納入至少一個實施例中。通篇在說明書出現的 短語“在一個實施例中”和“在實施例中”不一定全部指相同實施例。

圖1示出可基于效率確定調節操作的示例性裝置100。裝置100可包括各 個元件。例如，圖1示出裝置100可包括處理器核102、控制單元104和外部 接口106。而且，裝置100可包括溫度傳感器116。裝置100的元件可在處理 器內實現。示例性處理器包括(但不限于)中央處理單元(CPU)、圖形處理 器和數字信號處理器(DSP)。

處理器核102執行對給定的一組輸入產生特定輸出的操作。這種輸入可以 是與指令集相關聯的指令。在各實施例中，處理器核102可利用多個邏輯門實 現并可被設計成用于通用功能。

處理器核102可在各種活動模式狀態下操作。例如，裝置100可在不同的 性能狀態(也稱為“P狀態”)下操作。這些P狀態中的每一個具有相應的操 作頻率和電壓電平。具體地，具有較高電壓和頻率的P狀態提供較好的性能(例 如，較高的速度)。然而，如以上所指示的，這種性能的增加需要較大的功耗。

外部接口106可供通過一個或多個互連與各種外部設備交換信息之用。這 些設備可包括(但不限于)存儲器(例如，動態隨機存取存儲器(DRAM))、 圖形芯片、I/O設備和/或盤驅動器。示例性互連包括一個或多個總線接口和/ 或一個或多個點對點接口。然而，各實施例不限于這些示例。因此，外部接口 106可包括控制邏輯和電子設備(例如，收發機)以便于這種信息交換。