本發(fā)明申請是本申請人于2006年4月12日提交的，申請?zhí)枮? 20068000804.5，發(fā)明名稱為“處理器”的分案申請。

技術(shù)領(lǐng)域

本發(fā)明涉及處理器，尤其涉及具有可重構(gòu)的集成電路的處理器。

發(fā)明內(nèi)容

近年的處理器，例如在使用了數(shù)字信號的影像、音頻設(shè)備中搭載的處 理器，需要對應多個處理。

從壓縮影像的情況來看，作為其壓縮方法的MPEG2、MPEG4、H.263、 H.264等多個標準已實現(xiàn)了實用化。

因此，考慮用戶的便利性等，要求近年的影像、音頻設(shè)備實現(xiàn)在一個 設(shè)備中對應這些多個標準等的多個功能。

為了滿足這些要求，可以考慮通過搭載多個進行一個處理的硬件來實 現(xiàn)多個處理的方法，或者只搭載一個硬件并用軟件執(zhí)行多個處理的方法。

前者的方法具有能夠?qū)崿F(xiàn)高性能的優(yōu)點，但存在要實現(xiàn)的功能較多的 情況下，電路規(guī)模變大的缺點。再者，在追加新功能的情況下，需要追加 硬件。

另一方面，后者的方法具有通過軟件的追加、變更等能夠靈活地進行 多個功能的實現(xiàn)、追加等的優(yōu)點，但存在難以提高性能的缺點。

因此，提出了如下的可重構(gòu)硬件：在同結(jié)構(gòu)的電路結(jié)構(gòu)的一部分裝入 適于特定處理的電路，通過動態(tài)地變更硬件結(jié)構(gòu)，對于特定的處理，可實 現(xiàn)靈活且高性能的處理(參考專利文獻1)。

專利文獻1：國際公開第2002/095496號小冊子

但是，這樣的可重構(gòu)硬件除了安裝電路功能的部分以外，還需要布線 部分、開關(guān)等，必然導致電路規(guī)模變大，而且，重構(gòu)需要時間。

發(fā)明內(nèi)容

因此，本發(fā)明的目的在于，提供一種抑制電路規(guī)模、靈活且高性能的 處理器。

為了實現(xiàn)上述問題，本發(fā)明的處理器，執(zhí)行由多個指令構(gòu)成的程序， 其特征在于，具有：可重構(gòu)的集成電路；重構(gòu)單元，根據(jù)電路構(gòu)成信息， 將所述集成電路的一部分進行重構(gòu)；構(gòu)成信息存儲單元，存儲與多個指令 的各個相對應的電路構(gòu)成信息；選擇單元，根據(jù)所述電路構(gòu)成信息，選擇 可同時重構(gòu)所述集成電路的2個以上的指令；執(zhí)行單元，使用根據(jù)與所述 選擇單元所選擇的2個以上的指令相對應的電路構(gòu)成信息進行了重構(gòu)的集 成電路，并行執(zhí)行該2個以上的指令。

本發(fā)明的處理器，其特征在于，具有：指令取出部，從指令存儲部讀 入包含操作碼和操作數(shù)的指令碼；指令解碼部，解碼讀入的指令碼；指令 執(zhí)行部，包含可重構(gòu)運算器；控制部，根據(jù)所述指令解碼部的解碼結(jié)果， 控制所述指令執(zhí)行部的動作；構(gòu)成信息存儲部，按照每個操作碼的類別， 存儲用于構(gòu)成該操作碼所表示的處理執(zhí)行所需要電路的電路構(gòu)成信息，所 述指令解碼部根據(jù)解碼結(jié)果指示所述可重構(gòu)運算器進行重構(gòu)，所述可重構(gòu) 運算器按照來自所述指令解碼部的指示，使用與解碼的操作碼對應的電路 構(gòu)成信息，來進行重構(gòu)，所述控制部，通過向完成重構(gòu)的可重構(gòu)運算器發(fā) 送解碼的指令碼，對于操作數(shù)所表示的數(shù)據(jù)進行控制，以執(zhí)行操作碼所表 示的處理。

本發(fā)明的處理器，其特征在于，所述指令解碼部基于所述電路構(gòu)成信 息選擇在所述可重構(gòu)運算器可同時重構(gòu)的2個以上的指令，所述可重構(gòu)運 算器使用與被選擇的2個以上的指令對應的電路構(gòu)成信息來進行重構(gòu)，所 述控制部使用完成重構(gòu)的2個以上的電路來進行控制，以執(zhí)行該2個以上 的指令。

本發(fā)明的處理器，其特征在于，所述指令執(zhí)行部還包括固定功能運算 器，所述控制部在所述構(gòu)成信息存儲部中不存在與解碼的操作碼對應的電 路構(gòu)成信息的情況下，控制為使用所述固定功能運算器執(zhí)行指令。

本發(fā)明的處理器，其特征在于，所述操作數(shù)包含表示操作碼和電路構(gòu) 成信息進行對應的代碼。

一種程序生成方法，生成在包含可重構(gòu)運算器的處理器中使用程序， 其特征在于，在編譯時，基于指令所使用的可重構(gòu)運算器的區(qū)域數(shù)，來決 定程序中的指令的順序。

如上所述的程序生成方法，其特征在于，考慮可同時執(zhí)行并且可同時 重構(gòu)，來決定指令的順序。

為了實現(xiàn)上述問題，本發(fā)明的處理器，循環(huán)地按照分配給線程的各時 間來執(zhí)行多個線程，其具備：可重構(gòu)的集成電路；重構(gòu)單元，根據(jù)電路構(gòu) 成信息，將上述集成電路的一部分進行重構(gòu)；構(gòu)成信息存儲單元，存儲與 多個線程的各個對應的電路構(gòu)成信息；控制單元，依次使用根據(jù)對應于線 程的電路構(gòu)成信息進行了重構(gòu)的集成電路，執(zhí)行該線程；選擇單元，在上 述控制單元執(zhí)行某線程的期間，選擇下面執(zhí)行的線程，