1.峰值采樣保持電路，其特征在于包括峰值采樣模塊、峰值采樣緩沖輸出模塊、峰值保持模 塊、峰值輸出緩沖模塊和清零模塊：

所述峰值采樣模塊采樣輸入信號的各個時間點的峰值電壓；

所述峰值采樣緩沖輸出模塊對所述峰值電壓進行跟隨，增強所述峰值電壓負載驅動能力；

所述峰值保持模塊對峰值采樣緩沖輸出模塊輸出的電壓進行保持；

所述峰值輸出緩沖模塊增強所述峰值保持模塊的輸出負載驅動能力；

所述清零模塊在峰值保持模塊輸出電壓后，將峰值采樣模塊輸出的上一周期峰值電壓及 時進行清零，以便下一周期進行峰值采樣。

2.如權利要求1所述峰值采樣保持電路，其特征在于所述峰值采樣模塊包括輸入緩沖器、比 較器、采樣開關、采樣電容、邏輯門：

所述比較器比較輸入信號的電壓與峰值采樣緩沖輸出模塊輸出的電壓，比較器的輸出同 采樣控制線的信號輸入邏輯門，當峰值采樣模塊輸入信號的電壓值大于峰值采樣緩沖輸出模 塊輸出的電壓時，且采樣控制線為有效控制電平的控制下，使得采樣開關導通，采樣電容進 行采樣；當輸入信號的電壓小于峰值采樣緩沖輸出模塊輸出的電壓，或采樣控制線為無效控 制電平的控制下，采樣開關關斷，采樣電容不進行采樣，保持原狀態；

所述輸入緩沖器為第一運算放大器，第一運算放大器的正端接輸入信號，第一運算放大 器的負端連接第一運算放大器的輸出，第一運算放大器的輸出端連接采樣開關；

所述采樣電容的一端接采樣開關的輸出，另一端接地。

3.如權利要求2所述峰值采樣保持電路，其特征在于所述采樣開關由第一PMOS管、第一NMOS 管、第一反向器組成，所述第一PMOS管的漏極連接第一NMOS管的源極并作為采樣開關的一 端，所述第一PMOS管的源極連接第一NMOS管的漏極并作為采樣開關的另一端，所述第一 PMOS管的柵極和第一NMOS管的柵極通過第一反向器連接，第一PMOS管或第一NMOS管的柵極 連接所述的邏輯門。

4.如權利要求2所述峰值采樣保持電路，其特征在于所述采樣開關由第一PMOS管、第一NMOS 管、第一反向器組成，所述第一PMOS管的漏極連接第一NMOS管的漏極并作為采樣開關的一 端，所述第一PMOS管的源極連接第一NMOS管的源極并作為采樣開關的另一端，所述第一 PMOS管的柵極和第一NMOS管的柵極通過第一反向器連接，第一PMOS管或第一NMOS管的柵極 連接所述的邏輯門。

5.如權利要求2所述峰值采樣保持電路，其特征在于所述采樣開關由第一MOS管組成，所述第 一MOS管的源極和漏極分別作為采樣開關的兩端，柵極連接所述邏輯門。

6.如權利要求1所述峰值采樣保持電路，其特征在于所述峰值采樣緩沖輸出模塊為第二運算 放大器組成的跟隨器，所述第二運算放大器的正端連接峰值采樣模塊的輸出，第二運算放 大器的負端連接第二運算放大器的輸出端，第二運算放大器的輸出連接峰值保持模塊。

7.如權利要求1所述峰值采樣保持電路，其特征在于所述峰值保持模塊包括保持開關、保持 電容、峰值保持控制線，當峰值保持控制線為有效控制電平，保持開關導通，保持電容進 行充電，直到充電到峰值采樣模塊輸出的峰值電壓為止，從而使得峰值采樣模塊輸出的峰 值電壓轉移到峰值保持模塊的輸出電壓；當峰值保持控制線為無效控制電平，保持開關不 導通，此時保持電容維持原來的電壓值；所述的保持電容一端連接保持開關的輸出，另一 端接地。

8.如權利要求7所述峰值采樣保持電路，其特征在于所述保持開關是由第二PMOS管、第二NMOS 管、一個反向器組成，所述第二PMOS管的漏極連接第二NMOS管的源極并作為保持開關的一 端，所述第二PMOS管的源極連接第二NMOS管的漏極并作為保持開關的另一端，所述第二 PMOS管的柵極和第二NMOS管的柵極通過反向器連接，第二PMOS管或第二NMOS管的柵極連接 所述峰值保持控制線。