技術領域

本發明涉及CMOS傳感器、CCD傳感器等圖像傳感器用半導體器件 封裝或照度傳感器、UV傳感器等各種傳感器用半導體器件封裝、半導體 芯片層疊(存儲器、存儲器+邏輯)封裝等半導體器件及其制造方法。

背景技術

近年，稱作CSP(芯片尺寸封裝)，從半導體基板的背面側形成貫通 過孔(貫通口)，使在半導體基板表面所形成的焊盤電極露出，從通過該 過孔露出的焊盤電極開始形成布線，并取得導通，在半導體基板背面側設 置外部端子的半導體器件(例如參照專利文獻1)。

在這樣的半導體器件中，一般在半導體基板表面用鈍化膜(絕緣層) 覆蓋。鈍化膜也覆蓋焊盤電極，但是為了電特性檢查或其他電連接的形成， 使電極層的一部分露出地除去鈍化膜，形成開口部。

專利文獻1：日本特開2006-128171

可是，在所述以往的半導體器件中，焊盤電極的厚度非常薄(例如1～3 μm)，所以耐應力弱，在對半導體器件作用物理沖擊等力時，在貫通過孔 的周圍焊盤電極發生裂縫，存在無法取得電特性的問題。

發明內容

因此，本發明的課題在于，提供一種抑制通過設置在半導體基板上貫 通口而露出的電極層發生裂縫的半導體器件及其制造方法。

所述課題由以下的方法解決。

即本發明的第一半導體器件的特征在于，包括：

半導體基板；

電極層，其配置在所述半導體基板的第一主面上；

絕緣層，其配置在所述半導體基板的第一主面上，具有使所述電極層 的一部分露出的開口部；

貫通口，其從所述半導體基板的第二主面在厚度方向貫通，使所述電 極層的一部分露出，其開口直徑比所述開口部的開口直徑大，并且開口邊 緣位于比所述開口部的開口邊緣更靠外側。

本發明的第一半導體器件的制造方法的特征在于，包括：

在半導體基板的第一主面上形成電極層的工序；

在形成所述電極層的半導體基板的第一主面上，覆蓋該電極層形成絕 緣層的工序；

在所述絕緣層形成使所述電極層的一部分露出的開口部的工序；

從所述半導體基板的第二主面在厚度方向貫通，形成使所述電極層的 一部分露出的貫通口，該貫通口的開口直徑比所述開口部的開口直徑大， 且開口邊緣位于比所述開口部的開口邊緣更靠外側的工序。

本發明的第二半導體器件的特征在于，包括：

半導體基板；

電極層，其配置在所述半導體基板的第一主面上；

絕緣層，其配置在所述半導體基板的第一主面上，具有使所述電極層 的一部分露出的開口部；

貫通口，其從所述半導體基板的第二主面在厚度方向貫通，使所述電 極層的一部分露出，該貫通口配置在與所述開口部不重疊的位置。

第二本發明的半導體器件的制造方法的特征在于，包括：

在半導體基板的第一主面上形成電極層的工序；

在形成了所述電極層的半導體基板的第一主面上，覆蓋該電極層形成 絕緣層的工序；

在所述絕緣層形成使所述電極層的一部分露出的開口部的工序；

從所述半導體基板的第二主面在厚度方向貫通，形成使所述電極層的 一部分露出的貫通口，該貫通口位于與所述開口部不重疊的位置的工序。

根據本發明，能提供一種半導體器件及其制造方法，其看抑制通過設 置在半導體基板上貫通口而露出的電極層發生裂縫。

附圖說明

圖1是第一實施方式的半導體器件的概略俯視圖。

圖2是圖1的A-A概略剖面圖。

圖3是表示第一實施方式的半導體器件的制造工序的工序圖。

圖4是表示在第一實施方式的半導體器件的制造工序中，在硅片(硅 基板)配置焊盤電極的情形的概略立體圖。

圖5是表示在第一實施方式的半導體器件的制造工序中，在硅片(硅 基板)配置具有開口部的鈍化膜的情形的概略立體圖。

圖6是表示在第一實施方式的半導體器件的制造工序中，在硅片(硅 基板)配置貫通過孔的情形的概略立體圖。

圖7是第一實施方式的半導體器件的概略俯視圖。

圖8是圖7的A-A概略剖面圖。

圖9是表示第一實施方式的半導體器件的制造工序的工序圖。