技術領域

本發明涉及具有至少一個定時端口的處理器，且具體涉及用于 與其他處理器或外部裝置連接的接口處理器。

背景技術

處理器設計者所面臨的一個挑戰是，處理希望與處理器通信的 數量不斷增加的外部裝置。通常，這通過為處理器提供某種中斷處 理能力以便處理在與外部裝置連接的端口處出現的活動來實現。越 來越多地，在這些端口處使用更為復雜的接口邏輯(電路)，以便例 如在每個端口安排多個外部裝置。

在許多不同情況中都需要接口連接。這里通過背景技術實例討 論的一種情況是移動應用處理。

圖1示出了移動應用處理器2的示例性應用。應用處理器2包 括CPU?4和與多個外圍設備8連接的多個接口控制器6。接口控制 器包括：用于與硬盤驅動器(HDD)8a及SDRAM存儲器8b連接 的存儲器控制器6a；用于與照相機8c連接的視頻控制器6b；用于 與LCD顯示器8d連接的顯示控制器6c；用于與麥克風8e、揚聲器 8f及頭戴式耳機8g連接的音頻控制器6d；以及用于與鍵盤8h、通 用串行總線(USB)裝置8i、安全數字(SD)卡8j、多媒體卡(MMC) 8k及通用異步接收器/發送器(UART)裝置8l連接的連通控制器 (connectivity?controller)6e。接口控制器6通常經由總線3連接至 CPU?4。系統還包括功率控制器10和無線處理器12。

注意，接口控制器6多少是示意性地示出的，但是通常代表某 些類型的專用I/O邏輯或特定構造的端口。

按照慣例，采用中斷(interrupt，中斷信號)或通過輪詢技術來 實現外部接口。當采用中斷時，外部的外圍設備發出信號以告知處 理器：其有數據準備輸入至處理器或者其需要來自處理器的數據。 當使用輪詢技術時，處理器不斷檢查裝置的狀態，以判斷其是否準 備供應或接收數據。

執行應用處理器2(例如圖1的應用處理器)的一種可能性是， 使用專用集成電路(ASIC)微控制器。ASIC是硬連線的裝置，其 可能包括專用于特定應用并被最優化為適應此特定應用的微處理 器。對于給定的功能，與其他選擇相比，它們通常更便宜并且能耗 更低。然而，它們的設計復雜，必須預先設計并且不能輕易地重新 構造。

另一種可能性是使用現場可編程門陣列(FPGA)裝置。FPGA 是能夠在制造之后“在現場”被構造的半導體裝置。為了構造FPGA， 首先，利用計算機例如通過繪制示意圖或創建描述功能的文本文件 來建模想要的邏輯功能。FPGA包括通過靜態構造的互連來進行通 信的查閱表陣列。用FPGA廠商提供的軟件來編譯計算機模型，這 產生可被下載到FPGA查閱表中的二進制文件。這允許裝置的制造 商對FPGA進行改編以滿足其自身的個性化需求。

在此實例中，接口控制器6用作FPGA。這具有這樣的好處： 移動電話制造商可購買普通的FPGA裝置2，然后就地(即“在現 場”)將其構造成專用于他們所期望的應用。然而，FPGA的缺點是， 其比ASIC更貴、更慢并且能耗更高。

在替代實例中，可在FPGA中使用整個芯片2，或者，芯片2 可以是通用處理器，在芯片2與各外圍設備8之間連接有獨立的 FPGA芯片。然而，這些選擇可能更為昂貴并且能耗更高——對于 多數移動電話和其他消費裝置都是限制的。

以ASIC的價格、速度、范圍和能耗水平實現FPGA的可構造 性將是有利的。實現此目的所涉及的一個具體挑戰是，為處理器與 其環境之間的交互作用提供適當的定時。

發明內容

根據本發明的一個方面，提供了一種具有接口部分和內部環境 的處理器，其中，接口部分包括：至少一個端口，被布置為接收當 前時間值；與所述端口相關聯的第一寄存器，被布置為存儲觸發時 間值；以及比較邏輯電路，被構造為檢測當前時間值是否與觸發時 間值匹配，如果檢測到所述匹配，則在端口與外部環境之間傳送數 據并改變就緒信號以指示此傳送；并且其中，內部環境包括：用于 在至少一個端口與內部環境之間傳送數據的執行單元；以及用于調 度由執行單元執行的多個線程的線程調度器(thread?scheduler)，每 個線程包括一系列指令，所述調度包括調度一個或多個所述線程， 以便根據就緒信號運行。

這有利地允許線程的調度與數據傳送的定時緊密連接，從而提 供對響應時間的精確控制，以輸入和輸出由那些線程處理的操作。