技術領域

本發明涉及控制芯片，尤指一種具有信號處理單元、阻抗元件以及靜電放電保護電路，且該阻抗元件的第一端耦接于該控制芯片的信號接腳與該靜電放電保護電路的端點，該阻抗元件的第二端耦接于該信號處理單元的輸入端的控制芯片。

背景技術

時序控制芯片(timing?controller)是液晶顯示面板(liquid?crystaldisplay?panel，LCD?panel)的驅動模塊中重要的元件之一，其作用在于分別提供給源極驅動器(source?driver)與柵極驅動器(gate?driver)時脈控制信號以控制源極驅動器與柵極驅動器的運行，使液晶顯示面板能正確地顯示畫面。

在時序控制芯片生產流程的測試過程中，經常發現時序控制芯片的低壓差分信號接腳(low?voltage?differential?signal?input?pin，LVDS?input?pin)被過電應力(electrical?overstress，EOS)燒毀而損壞。請參見圖1，圖1是典型時序控制芯片100的示意圖。如圖1所示，時序控制芯片100包含有低壓差分信號接腳112、114、靜電放電保護電路122、124以及運算放大器130，其中靜電放電保護電路122、124均由N溝道金屬氧化物半導體場效應晶體管(n-channelmetal?oxide?semiconductor?field?effect?transistor，NMOS)所組成。請參見圖2，圖2是圖1所示的低壓差分信號接腳112、114的電流電壓特性曲線圖。如圖2所示，時序控制芯片100具有臨界電壓值Vthr(threshold?voltage)，當輸入低壓差分信號接腳112、114的信號的電壓值超過該臨界電壓值時，時序控制芯片100中的電流會急劇地升高而造成時序控制芯片100損壞，舉例來說，假設時序控制芯片100的臨界電壓值是8伏特，當有10伏特的信號輸入低壓差分信號接腳112或114時，靜電放電保護電路122或124以及運算放大器130將會被過大的電流燒毀而造成時序控制芯片100損壞，換句話說，臨界電壓值Vthr即為時序控制芯片100能承受的最大過電應力。

請參見圖3，圖3是具有限流電阻的時序控制芯片300的示意圖。時序控制芯片300同樣包含有低壓差分信號接腳312、314、靜電放電保護電路322、324以及運算放大器330，此外，時序控制芯片300中還包含有第一限流電阻342以及第二限流電阻344，其中第一限流電阻342耦接于低壓差分信號接腳312與運算放大器330的非反相輸入端(non-inverting?input)之間，第二限流電阻344耦接于低壓差分信號接腳314與運算放大器330的反相輸入端(inverting?input)之間。通過在時序控制芯片300中加入第一、第二限流電阻342、344，可提高時序控制芯片300所能承受的過電應力，然而，由于時序控制芯片300的輸入信號的延遲時間(delaytime)主要由靜電放電保護電路322、324的寄生電容值所決定，而且靜電放電保護電路的寄生電容值通常非常大，造成加入限流電阻的時序控制芯片300具有嚴重的輸入信號延遲時間的問題。

發明內容

因此，本發明的目的之一在于提供一種控制芯片(例如：時序控制芯片)，通過將阻抗元件的一端耦接于該控制芯片與靜電放電保護電路，將該阻抗元件的另一端耦接于信號處理單元(例如：運算放大器)，在不影響輸入信號延遲時間的情況下以提高該控制芯片的過電應力耐受度。

依據本發明的權利要求，其披露了一種控制芯片。該控制芯片包含：信號處理單元，具有第一輸入端與第二輸入端；阻抗元件，具有第一端耦接于該控制芯片的信號接腳以及第二端耦接于該信號處理單元的該第一輸入端；以及靜電放電保護電路，具有端點耦接于該阻抗元件的該第一端與該信號接腳之間。

所述控制芯片的所述信號處理單元是信號放大器。

所述控制芯還包含：第二阻抗元件，串聯于所述第一靜電放電保護電路且耦接于所述第一阻抗元件與所述第一靜電放電保護電路之間。

所述控制芯片還包含：第二阻抗元件，具有第一端耦接于所述控制芯片的第二信號接腳以及第二端耦接于所述信號處理單元的所述第二輸入端；以及第二靜電放電保護電路，具有一端耦接于所述第二阻抗元件的所述第一端與所述第二信號接腳之間。