技術(shù)領(lǐng)域

本發(fā)明涉及一種可編程非易失性存儲(chǔ)器件(Non-Volatile?Memory，NVM)的制造方法，特別涉及一種CMOS標(biāo)準(zhǔn)工藝兼容的(Em-Bedded?Non-VolatileMemory，e-NVM)存儲(chǔ)器件的制造方法。

背景技術(shù)

非易失性存儲(chǔ)器(NVM)是一種半導(dǎo)體存儲(chǔ)器，含有這種NVM存儲(chǔ)單元的半導(dǎo)體元件，即使當(dāng)電源的供應(yīng)被移除時(shí)，仍可持續(xù)儲(chǔ)存數(shù)據(jù)。NVM包含掩模只讀存儲(chǔ)器(Mask?ROM)，可編程只讀存儲(chǔ)器(PROM)，可擦除可編程只讀存儲(chǔ)器(EPROM)，以及電可擦除可編程只讀存儲(chǔ)器(EEPROM)。典型地，NVM可被編程以用作數(shù)據(jù)的讀取和/或擦除，且該編程后的數(shù)據(jù)在被擦除之前，可被儲(chǔ)存一段相當(dāng)長(zhǎng)的時(shí)間，甚至如十年之久。

氮化物只讀存儲(chǔ)器(NROM)，是EEPROM的一種類型，利用電荷捕捉(charge-trapping)來(lái)儲(chǔ)存數(shù)據(jù)。氮化物只讀存儲(chǔ)器典型地由一金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)構(gòu)成，其含有一SiO2/SiN/SiO2疊層位于該半導(dǎo)體材料的該柵極和該源極/漏極之間。當(dāng)該元件被編程時(shí)，位于該SiO2/SiN/SiO2疊層中的該氮化物層可捕捉電荷(電子)。該氮化物材料有能力局部化電荷并儲(chǔ)存之，而不需將遍布于該氮化層的電荷明顯地橫向移動(dòng)。氮化物只讀存儲(chǔ)器利用一相當(dāng)厚的隧道氧化層，通常會(huì)對(duì)于擦除一存儲(chǔ)單元所花的時(shí)間造成負(fù)面影響。氮化物只讀存儲(chǔ)器與常見的“浮動(dòng)?xùn)艠O”存儲(chǔ)單元相對(duì)照，其中該浮動(dòng)?xùn)艠O有導(dǎo)電性，而電荷橫向擴(kuò)散遍布于整個(gè)浮動(dòng)?xùn)艠O，并經(jīng)由一隧道氧化層被傳送。在氮化物只讀存儲(chǔ)器單元中的該電荷捕捉層的編程(即電荷注入)，可通過(guò)各種不同的熱載子注入方法來(lái)完成，例如溝道熱電子注入(CHE)，源極側(cè)注入(SSI)，以及溝道引發(fā)次要熱電子注入(CHISEL)，這些方式均可將電子注入氮化層。通過(guò)施加一正柵極電壓來(lái)執(zhí)行擦除，該正柵極電壓使空穴自該柵極經(jīng)由該SiO2/SiN/SiO2疊層上介電層隧穿。在氮化物只讀存儲(chǔ)器元件中的擦除(即電荷移除)，通常可通過(guò)傳導(dǎo)帶間熱空穴隧穿(BTBHHT)來(lái)完成。然而BTBHHT擦除會(huì)造成許多氮化物只讀存儲(chǔ)器元件可靠性的問(wèn)題，及造成該氮化物只讀存儲(chǔ)器元件品質(zhì)降低，并在多次的編程/擦除循環(huán)之后造成電荷的流失。讀取的實(shí)施可為正向或逆向。局部化電荷捕捉技術(shù)讓每一個(gè)單元分成兩比特，因而使存儲(chǔ)器密度加倍。通過(guò)已知的電壓施加技術(shù)，氮化物只讀存儲(chǔ)器可被重復(fù)地編程，讀取，擦除和/或再編程。

一典型常見的非易失性存儲(chǔ)器件陣列結(jié)構(gòu)(NVM?memory?array?structure)如圖1所示，該常見的存儲(chǔ)器器件，包括一主動(dòng)區(qū)(工作區(qū)，active?area)11，一選擇柵12(Selected?Gate)，一控制柵13(Control?Gate)，圖中P0區(qū)域示意在第一次多晶硅(Poly)刻蝕(Etch)過(guò)程中被移除的區(qū)域(removal?area)，但是在選擇柵及控制柵下方的陣列不會(huì)被移除。

現(xiàn)有技術(shù)中的刻蝕過(guò)程如圖2A至圖2D中所示，圖2A中含有一主要表面的半導(dǎo)體襯底，在該襯底上進(jìn)行第一層多晶硅14刻蝕，然后沉積SiO2/SiN/SiO2疊層薄膜層15(Oxide-Nitride-Oxide)于存儲(chǔ)單元陣列(memory?array)及周邊高壓器件(periphery?high?voltage?device)上。圖2B中，對(duì)SiO2/SiN/SiO2疊層進(jìn)行刻蝕，僅保留高壓器件區(qū)域的SiO2/SiN/SiO2疊層，低壓邏輯器件(LowVoltage?Logic?device)可以被集成(integrated?into)于非易失性存儲(chǔ)器件中。圖2C中，再沉積第二層多晶硅18于SiO2/SiN/SiO2疊層之上，形成一種多晶硅-SiO2/SiN/SiO2疊層-多晶硅(Poly/ONO/Poly)的浮動(dòng)?xùn)?floating?gate)存儲(chǔ)單元。圖2D中，刻蝕選擇柵、控制柵以及高壓器件陣列，由于SiO2/SiN/SiO2疊層沉積于第一層多晶硅的襯底，因此SiO2/SiN/SiO2疊層不能完全被刻蝕清除，會(huì)遺留下一部分殘?jiān)?residue)于側(cè)壁(sidewall)上。遺留的SiO2/SiN/SiO2疊層將會(huì)形成一導(dǎo)電通路連結(jié)其他存儲(chǔ)單元，此存儲(chǔ)單元將造成電性短路，結(jié)果降低非易失性存儲(chǔ)器件的性能；同時(shí)側(cè)壁上的SiO2/SiN/SiO2疊層殘留將影響后續(xù)的制造過(guò)程，對(duì)殘?jiān)那逑磿?huì)對(duì)襯底造成一定的傷害，影響非易失性存儲(chǔ)器件的可靠性。

發(fā)明內(nèi)容