技術領域

本發明涉及集成電路制造技術領域，特別涉及一種測試基體、測試基體掩模及測試基體的形成方法。

背景技術

傳統的集成電路制程中，為保證產品的質量，執行制程中涉及的諸多步驟后均需進行檢測，如對經歷研磨或刻蝕過程后的產品進行的檢測。通常，采用在半導體基底上制作測試基體，繼而利用所述測試基體代替所述產品進行檢測。為使所述測試基體能真實地模擬產品的相關制程，所述測試基體與所述產品同步制作。

關于測試基體的結構以及如何利用所述測試基體執行制程檢測，繼而完成半導體器件的制造，業界已進行了多種嘗試。2006年2月2日公開的公開號為“CN1729569”的中國專利申請及2000年4月25日公開的公告號為“US6054721C”的美國專利中均提供了一種測試基體及采用所述測試基體的半導體器件制造方法。

通常，所述測試基體并非一完整的器件，而是代替對應不同制程產品進行檢測的一種中間體。半導體基底內包含的所述測試基體的數目為至少一個。如圖1所示，所述測試基體10包含至少一個測試單元20，所述測試單元20中包含至少兩個測試基元202和至少兩個測試輔助基元204，所述測試基元202和所述測試輔助基元204間隔相接。以對應淺溝槽隔離區形成過程中化學機械研磨制程的測試基體為例，所述測試基元202和所述測試輔助基元204分別對應測試有源區和測試淺溝槽；所述測試有源區和測試淺溝槽分別對應不同制程產品中的有源區和淺溝槽。同一所述測試單元20內，各所述測試有源區尺寸相同，各所述測試淺溝槽的尺寸也相同；不同所述測試單元20內，各所述測試有源區的尺寸可相同或不相同，各所述測試淺溝槽的尺寸也可相同或不相同。經歷已填充的淺溝槽的化學機械研磨過程后，通過對所述測試單元20進行檢測，可確定產品的制造效果。

實際生產中，形成淺溝槽隔離區的步驟包括：在半導體基底上形成淺溝槽；向所述淺溝槽填充隔離物；平整化填充隔離物后的所述淺溝槽。所述半導體基底通過在半導體襯底表面順次形成隔離層及鈍化層后獲得。形成淺溝槽隔離區后，在去除所述隔離層以進行后續步驟的過程中，在所述淺溝槽頂端，位于所述淺溝槽隔離區與半導體基底間的交界處易產生間隙。若后續步驟中涉及的導電材料填充所述間隙，將導致所述淺溝槽隔離區隔離效果的降低。為保證所述淺溝槽隔離區的隔離效果，通常要求所述淺溝槽隔離區表面與由其隔離的有源區表面間具有一定的高度差(step?high)，所述高度差通過在平整化所述淺溝槽后，去除有源區表面剩余的鈍化層和隔離層而實現，以在去除所述隔離層時，消除在所述淺溝槽隔離區與半導體基底間產生的間隙。

然而，生產實踐中，在以所述鈍化層作為研磨停止層以平整化填充隔離物后的所述淺溝槽時，若所述鈍化層的尺寸與其相鄰的所述淺溝槽內填充隔離物的尺寸相差過大，易造成所述鈍化層缺失，致使所述淺溝槽隔離區表面與由其隔離的有源區表面間的高度差降低，降低的所述高度差不足以消除所述淺溝槽隔離區與半導體基底間產生的間隙，即降低的所述高度差易導致相鄰淺溝槽隔離區隔離效果的惡化。如何抑制所述鈍化層缺失現象的發生，以提供合適的工藝窗口，進而優化器件隔離性能成為本領域技術人員致力解決的主要問題。

發明內容

本發明提供了一種測試基體，通過檢測鈍化層的缺失，而可獲得合適的工藝窗口，進而可抑制所述鈍化層缺失現象的發生；本發明提供了一種測試基體掩模，可獲得通過檢測所述鈍化層的缺失，進而可確定合適的工藝窗口的測試基體；本發明提供了一種測試基體的形成方法，可獲得通過檢測所述鈍化層的缺失，進而可確定合適的工藝窗口的測試基體。

本發明提供的一種測試基體，所述測試基體包含至少一個孤立測試單元系列，單一所述孤立測試單元系列包含至少兩個孤立測試單元，所述孤立測試單元包含一個測試基元和兩個測試輔助基元，所述測試基元與測試輔助基元間隔相接。